Делители частоты

Делители частоты (ДЧ) предназначены для деления частоты в заданное число раз. Различают три основных класса ДЧ:

1) регенеративного типа;

2) цифровые счетчикового типа;

3) на основе схем ФАПЧ.

Регенеративные делители частоты строятся по схеме, показанной на рис. 8.33, где блок 1 — преобразователь частоты, 5 — умножитель частоты в раз, 2 и 4 — полосовые фильтры, 3 — выходной усилитель. Уравнение для частоты установившихся колебании имеет вид

, (8.25)

где — целые числа. Соответственно коэффициент деления равен

. (8.26)

Возможны следующие варианты знаков в выражении для :

1. .В этом случае . Видно, что , поэтому данный вариант неприемлем.

2. . В этом случае . Такой режим можно использовать в случае, когда

3. .В этом случае . Данный вариант наиболее распространен, так как при любых значениях получаем.

Таким образом, чаще строят регенеративные ДЧ по уравнению Рассмотрим частный случай, когда .

Тогда получим схему делителя частоты на два () (рис. 8.34).

Рис. 8.18 Рис. 8.19

Важным достоинством регенеративных делителей частоты является возможность получать не только целые, но и дробные значения . Это упрощает формирование группового сигнала, состоящего из основных и вспомогательных компонентов (например, контрольных частот).

Подобные делители применялись очень широко до появления интегральных логических микросхем, в основе которых лежит триггерная ячейка. Цифровые ДЧ, построенные на основе таких ячеек, называют делителями счетчикового типа (рис. 8.35). Из временной диаграммы (рис. 8.36), показанной для отдельных точек этой схемы, видно, что каждый триггер делит

частоту на два. Общий коэффициент деления равен , где — число триггеров

Рис. 8.20

Для получения любого заданного значения (но только целого) в цепочку триггеров вводят выбранные определенным образом обратные связи (см. рис. 8.37). Коэффициент деления такой схемы рассчитывается по формуле

(8.27)

где N — общее число цепей обратной связи; — общее число триггеров; — номер каскада, на вход которого заводится ОС; — номер каскада, с выхода которого снимается ОС. Например, для схемы, приведенной на рис. 8.20

Имеем = 4, N= 2. При этом для, = 1 имеем =1, =2, а для = 2 соответственно =2, = 4. Тогда =2 + )] = 10. Следовательно, такая схема обеспечивает деление частоты в 10 раз. Другой, часто используемый способ построения ДЧ счетчикового типа с произвольным (но целым!) коэффициентом деления основан на использовании дешифратора кода (ДШ) (рис. 8.38). ДШ имеет входов и один выход, причем сигнал 1 на его выходе появляется только при условии поступления в счетчик строго определенного числа входных импульсов, которое в счетчике записывается в виде определенного двоичного числа в параллельном коде.

Рис. 8..21

Подсчет импульсов происходит в естественном порядке счета, при этом на выходах триггеров формируются двоичные числа в параллельном коде вида

Рис. 8. 22

00...0, 00..1, 00... 10 и т.д. Когда придет импульс с номером, равным , на выходах счетчика образуется именно то число , на которое «настроен» дешифратор. Например, если =4 и =10, то = 1010. Сигнал с выхода ДЩ произведет принудительную установку всех разря дов счетчика в нулевое состояние, процесс повторится. На рис. 8.39, а в качестве примера построения такого делителя частоты изображена схема с = 3, которому соответствует двоичное число =11.

Рис. 8.23

При этом в качестве ДШ можно использовать двухвходовую схему «И». На рис. 8.39, б приведены соответствующие временные диаграммы на входе и выходе триггеров . В микроэлектронном исполнении имеется широкий выбор различных триггерных схем, с помощью которых можно построить и другие варианты ДЧ. Они приведены в специальной литературе.